Fork me on GitHub

台积电推出性能增强的7nm和5nm制造工艺

  作者:懒猫

  IT 之家 7 月 31 日消息据外媒 anandtech 报道,台积电(TSMC)目前已悄然推出 7nm 深紫外 DUV(N7)和 5nm 极紫外 EUV(N5)制造工艺的性能增强版本。该公司的 N7P 和 N5P 技术专为需要 7nm 设计运行更快或消耗电量更少的客户设计。

  台积电全新 N7P 工艺采用与 N7 相同的设计规则,优化了前端(FEOL)和中端(MOL),可在相同功率下将性能提升7%,或者在相同的频率下降低 10% 的功耗。

  据悉,台积电最早于今年在日本举办的 VLSI 研讨会上透露相关信息,但并没有广泛宣传。N7P 采用经过验证的深紫外(DUV)光刻技术,与 N7 相比,没有改变晶体管密度。

  而需要晶体管密度高出约 18% 至 20% 的 TSMC 客户,预计将使用 N7+N6 工艺技术。其中,N6 工艺技术通过极紫外(EUV)光刻技术进行多层处理。

  此外,台积电下一个具有显著密度、改进功耗和性能的主要节点是 N5(5nm),提供了一个名为 N5P 的性能增强版本。该技术采用 FEOL 和 MOL 优化功能,以便在相同功率下使芯片的运行速度提高7%,或在相同频率下将功耗降低 15%。

来自:
IT之家

作者:Johnson
原创文章,版权所有,转载请保留原文链接。